PAT-NO:

JP404199682A

DOCUMENT-IDENTIFIER:

JP 04199682 A

TITLE:

SEMICONDUCTOR DEVICE

PUBN-DATE:

July 20, 1992

INVENTOR-INFORMATION:

NAME

TADA, YOSHIHIDE

ASSIGNEE-INFORMATION:

NAME

KAWASAKI STEEL CORP

COUNTRY N/A

APPL-NO:

JP02325759

APPL-DATE:

November 29, 1990

INT-CL (IPC): H01L029/66, H01L029/784

US-CL-CURRENT: 257/365

ABSTRACT:

PURPOSE: To enable a semiconductor device to be micronized and enhanced in current drive capacity by a method wherein a thin semiconductor layer formed between a first and a second gate electrode is provided with impurity regions of a first conductivity type and of a second conductivity type doped with impurities respectively, and a PN junction formed of the impurity regions concerned is positioned under the second gate electrode.

CONSTITUTION: A semiconductor substrate 1 is doped with impurities to form a surface diffusion layer 2, and a thin semiconductor layer

is provided onto a first gate electrode through the intermediary of a first insulating film 3. Impurity diffusion thin layers 4 and 5 of first and second conductivity type are provided adjacent to each other to the semiconductor layer concerned, and a PN junction 6 is formed between the layers 4 and 5. Furthermore, a second gate electrode or a top gate electrode 8 is formed on the impurity diffusion thin layers 4 and 5 through the intermediary of a second insulating film 7. If an enough potential difference is present between both the sides of a PN junction, the gate electrodes is made to increase in potential difference between them, whereby a band bend can be enhanced in both height and gradient without limitation. By this setup, a high speed transistor which is micronized and large in current drive capacity can be obtained.

COPYRIGHT: (C) 1992, JPO& Japio

◎ 公 開 特 許 公 報 (A) 平4-199682

@Int.Cl.5

識別記号

庁内整理番号

❷公開 平成4年(1992)7月20日

H 01 L 29/66 29/784 7735-4M

8422-4M H 01 L 29/78

301 J

審査請求 未請求 請求項の数 1 (全5頁)

ᡚ発明の名称 半導体装置

②特 顧 平2-325759

❷出 頤 平2(1990)11月29日

@発明者 多田

吉 秀

千葉県千葉市川崎町1番地 川崎製鉄株式会社技術研究本

部内

勿出 顧 人 川崎製鉄株式会社

兵庫県神戸市中央区北本町浦1丁目1番28号

四代 理 人 弁理士 杉村 暁秀 外5名

明 細 巻

1. 発明の名称 半

半導体装置

- 2. 特許請求の範囲
- 1. 半導体基板に第1ゲート電極を構成する不 純物拡散層領域を設け、その上に第1の絶 緑膜を介して形成された薄い半導体層と、その上部に第2の絶縁膜を介して形成された第 2ゲート電極とを設け、上記薄い半導体局が 第1導電型及び第2導電型にドープされた不 純物領域をそれぞれ有し、これら両導電型 域のPN接合を前記第2ゲート電極の下側に位 置させるようにしたことを特徴とする半導体 装置。
- 3.発明の詳細な説明

(産業上の利用分野)

本発明はバンド間トンネリングを利用した半導体装置に関するものである。 (従来の技術と)

最近、微細素子に適した新規のトランジスタ構造として、パンド間トンネリング作用を利用したトランジスタ、(BBTトランジスタ)がいくつか提

案されている。即ち、第3図(a)および(b)に示すように半導体基板11に通常のようにソース領域13を設け、前記半導方を設け、前記半導方の領域12およびドレイン領域13を設け、前記半導方の領域の大部分上に絶縁月14を介してゲートで下との領域の大部分上に絶縁のサース領域12およびドルとの領域のMOS ゲートの下すとしている。第4図に示すとにおいて、第4図に示すとにはいいンド間トンネリングにより発生する小数を出ているようにしている。

(発明が解決しようとする課題)

しかし、この場合には、バンド間トンネリングはMOSの基板表面の空乏層内で発生させており、従って、バンド曲がりの大きさの上限は基板の機能領域の不純物震度で決まり、バイアスを大きくしても反転層が成長するため、一定の値以上とはなり得ない。即ち、トンネル作用の発生確率はバンド曲がりの落差の絶対値とバンド曲がりの勾配

とで決まり、両者の増加関数となる。

かかる場合において、第5図(a)に示すよう に、機能領域の不純物濃度が低い場合にはバンド 曲がりの勾配(電界強度)が小さく、バンド曲が りの落差の絶対値は大きくなりトンネリングは起 きにくい。また、第5図(c)に示すように、機 能領域の不純物濃度が高くなると、バンド曲がり の勾配は大きくなるが、逆にバンド曲がりの落差 の絶対値は小さくなり、この絶対値の大きさが半 導体のエネルギーギャップ値以下になるとトンネ リングは起こらなくなる。従ってバンド曲がりの 絶対値とバンド曲がりの勾配(電界強度)とを同 時に大きくすることができず、従って第5図(b) に示すように、特定の不純物の濃度(例えば、2 ~5×10¹⁴cm⁻³、好適には3×10¹⁴cm⁻³)のとこ ろでのみ、即ち、パンド曲がりの絶対値とパンド 曲がりの勾配(電界強度)とが共に中程度である 場合にのみ有意なトンネル電流を流すことができ るようになる。しかもその電流値はnA程度と極め て微小である。これがため、充分な電流駆動能力

を得ることはできず、高速動作が不可能なため実 用性に乏しかった。

本発明の目的は上述した欠点を除去し、バンド曲がりの落差と電界強度とを同時に大きくとり、しかもバンド間トンネル電流をも大きくとることのできる、微細でかつ電流駆動能力の大きな高速用半導体装置を提供せんとするにある。

(課題を解決するための手段)

本発明半導体装置は半導体基板に第1ケート電極を構成する不純物拡散層領域を設け、その上に第1の絶縁膜を介して形成された薄い半導体層と、その上部に第2の絶縁膜を介して形成された第2ケート電極とを設け、上記薄い半導体層が第1導電型及び第2導電型にドープされた不純物領域をそれぞれ有し、これら両導電型領域のPN接合を前記第2ゲート電極の下側に位置させるようにしたことを特徴とする。

(作用)

本発明半導体装置では第1図に示すように、 半導体基板1に不純物をドープした表面拡散層2

を形成し、これを第1ゲート電極、即ち、バックゲート電極として用いる。この表面拡散層2の上に第一の絶縁膜3を介して薄い半導体層を設けよび。第2導電型の不純物拡散薄層4および5を形成ら、これらは変がする。さらにこの不純物拡散薄層4および5の間にPN接合6を形成する。さらに第2の絶縁膜7を介して第2ゲート電極8およびバックゲート電極2によって前記PN接合6の全体又はその一部を挟持する。

かように構成した上記第一導電型および第二導電型の半導体不純物薄層 4 および 5 のPN接合 6 に逆パイアスをかけた場合、トップゲート電極/バックゲート電極間に電位差がないときはPN接合に電流は流れないが、トップゲート/バックゲート間に充分な電位をかけるとこれらゲート電極間に挟まれた半導体層内のパンドが曲げられ価電子帯と伝導帯との間でパンド間トンネリングが起こり、少数キャリアが発生するため、PN接合 6 を通して

電流が流れるようになる。この場合、パンド曲が りは2つのゲート電極間に挟まれた半導体層内で 起るため、両ゲート電極間の電位差を大きくすれ ばパンド曲がりの落差および勾配の双方を同時に 大きくすることができ、パンド間トンネリングの 起こる部位は特定不純物濃度の場所に限定されない。

また、パンド間トンネリングが起こる部位がP N接合の中にあり、強い横方向電界を受けるため、 トンネリングにより発生したキャリアは、速やか にPN接合の両側に掃けて、反転層を成長させない。従って、PN接合間に充分な電位差があれば、 両ゲート電極間の電位差を大きくすることにより、 パンド曲がりの落差および勾配の双方を同時に制 約なく大きくすることができる。

本発明によるNOS 構造を使ったBBT トランジス タはその駆動電流値の制約を一切受けず、大きな 駆動電流の得られる高速トランジスタを実現する ことができる。

(実施例)

図面につき本発明を説明する。

さらにこの不純物拡散薄層 4 および 5 の上に第 2 の絶縁膜として厚さが200 人の酸化膜 7 を設け、 この第 2 酸化膜 7 上に第 2 ゲート電極、即ち、不 本発明は上述した例にのみ限定されるものではなく、要旨を変更しない範囲内で種々の変形、変更が可能である。例えば、第1ゲート電極として不純物導入領域以外に金属層を用い得ることは勿論である。

(発明の効果)

上述したところから明らかなように、本発明によれば、薄いシリコン層を両側から電極で挟み両電極間に電位差をかけることによって、パンド曲がりの落差と電界強度とを同時に大きくとることができ、従ってパンド間トンネル電流を大きく取ることができ、その結果微細でかつ電流駆動能力の大きい高速トランジスタ素子を得ることができる。

4. 図面の簡単な説明

第1図は本発明半導体装置の原理を示す説明図、 第2図(a)および(b)は本発明半導体装置 の実施例の構成を示す平面図および断面図、

第3図(a)および(b)は従来のこの種の半導体装置の構成をそれぞれ示す断面図、

第4図はパンド間トンネリングの原理を示す説: 明図、

第5図(a)(b)および(c)はバンド間トンネリングの起こりやすさとドレイン不純物濃度との関係を示す説明図である。

Ⅰ … シリコン基板

2 … 不純物導入領域 (第1ゲート電極)

3 … 第1の絶縁膜

4 ··· p型不純物導入領域

5 ··· n型不純物導入領域

6 ··· PN接合

7 … 第2の絶縁膜

8 … 第2ゲート電極(トップゲート電極)


第 1 図


7
5.4

2
バックゲート電極
E_F
E_F
E_F


第 - の絶縁膜3

平導体薄膜4.5






(b)



BEST AVAILABLE COPY



BEST AVAILABLE COPY

1990

INT-CL (IPC): H01L029/66, H